JAEN
JAEN
Technology
保有技術
業界で初めてA/Dコンバータとデジタル信号処理回路を内蔵したオールインワン型のCMOSリニアイメージセンサの内製化に成功し、以降全てのA3複合機のスキャナに搭載してきました。
イメージセンサには、エリアイメージセンサとリニアイメージセンサがあり、画素が縦横2次元に並んだエリアイメージセンサは、一度に画像を撮像することができ、デジタルカメラやスマートフォンに用いられます。
画素が横一列に1次元に並んだリニアイメージセンサは、対象物、又はセンサを移動させながら画像を撮像する方式で、複合機のスキャナで用いられます。
また、イメージセンサの方式にはCCD*1とCMOS*2があり、CMOSイメージセンサは、読み出し方式の違いからCCDイメージセンサでは困難であった低電圧・高速駆動が可能で、尚且つ、デジタル回路や周辺回路の取り込みが可能であり、高速化や小型化、低コスト化に利点があります。
上記CMOSイメージセンサの利点から、弊社ではCMOSリニアイメージセンサの開発を行い、A3複合機のスキャナに搭載してきました。
*1 CCD（Charge Coupled Device:電荷結合素子）：電荷を画素から画素へ順番に転送し、最終的に電圧に変換する
*2 CMOS（Complementary Metal Oxide Semiconductor:相補型金属酸化膜半導体）：各画素に読み出し回路を内蔵し、電荷を直接電圧に変換する
| 項目 | CCD | CMOS |
|---|---|---|
| 読み出し方式 | 電荷読み出し | 電圧読み出し |
| 高速化 | × | ○ |
| 小型化 | △ | ○ |
| コスト | △ | ○ |
本技術は、以下の技術で構成されます。
①高速化を実現する技術～画素並列処理～
CCDは電荷転送をシリアル処理で行っており、全体の動作速度は電荷転送部や後段処理ICのA/Dコンバータ（ADC）の動作速度で律速され、従来はコピー速度60枚/分程度が限界でした。 これ以上の高速化を実現する場合は、動作速度は上げずに出力を多チャンネル化し、処理回路を増やす必要がありました。本CMOSリニアイメージセンサでは、ADCを並列に多数並べて画像信号を並列的に処理する画素並列処理方式を採用し、これによりコピー速度90枚/分の高速機への搭載を達成しました。上記の画素並列処理により、従来比約1.5倍の高速化を実現しています。
②低コストを実現したコアする技術～巡回型ADC～
ADCを並列に多数並べる画素並列処理の構成では、リニアイメージセンサのチップサイズを抑えるためにADCの回路規模を小さくすることが重要になります。 従来のCCDを用いた構成ではパイプラインADCが用いられてきましたが、本CMOSリニアイメージセンサでは規模・消費電力のメリットが得られ易いサイクリック （巡回型）ADCを採用しています。パイプラインADCがビット数分の処理回路が必要となるのに対し、サイクリックADCは変換結果を入力側にフィードバックすることで、Nビット分の変換動作を巡回的に行い、1ビット分の回路で済む利点があります。これにより回路規模を抑え、チップサイズの抑制と1チップ化を可能とし低コストを実現しています。
画素並列処理、および、巡回型ADCを採用することにより、スキャナ信号処理系の高速化、及び、A/Dコンバータとデジタル信号処理回路を1チップに内蔵したリニアイメージセンサを業界で初めて実現し*3、中低速機のコストで高速機のスピードをカバーすることにより低速機～高速機（コピー速度20枚/分～90枚/分）全てのA3複合機スキャナへの搭載を実現しました。
*3 2016年9月時点、A3複合機として
